

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-326695

(43)Date of publication of application : 16.12.1997

(51)Int.Cl.

H03L 7/18

H03L 7/10

(21)Application number : 08-142772

(71)Applicant : FUJITSU LTD

(22)Date of filing : 05.06.1996


(72)Inventor : FUKAZAWA TSUNEO

(54) FREQUENCY SYNTHESIZER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a frequency synthesizer which can flexibly and safely follow a sudden temperature change or the extreme switching of the oscillation frequency and also can prevent an unlocked state by preparing a means which corrects the fluctuation of the oscillation frequency that is caused by the variance of an operating environment.

SOLUTION: When the oscillation frequency of a voltage control oscillator 83a has a large change due to a sudden change of the operating temperature or the power voltage, the instantaneous value of an error signal extremely and suddenly varies. In such a case, a differential amplifier 41 calculates the difference between the instantaneous value and the reference voltage Vf to produce a correction signal. The correction signal is given to the oscillator 83a via an adder amplifier 42. Then the oscillator 83a quickly varies the oscillation frequency according to the control voltage that is given as the instantaneous value of the correction signal. Thus, the error voltage that is caused by the output of an LPF 82 according to the oscillation frequency is fast converged to the small value in response to the change of the oscillation frequency.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(43)公開日 平成9年(1997)12月16日

審査請求 未請求 請求項の数4 OL (全 7 頁)

(74) 代理人 弁理士 古谷 史旺 (外 1 名)


(54) 【発明の名称】 周波数シンセサイザ

(57) 【要約】

【課題】 本発明は、間接方式の周波数シンセサイザに関し、動作温度の急変や発振周波数の大幅や切り替えに柔軟かつ安定に追従することを目的とする。

【解決手段】 2つの周波数の和に亘って発振周波数を可変し、その発振周波数の信号を生成する可変周波発振手段11と、間接周波数合成方式の下で発振周波数の基準となる基準周波数を与える基準信号と、可変周波発振手段が生成した信号との位相差に適応した周波数を求め、その周波数を2つの周波数の一方として可変周波発振手段に与える制御手段13と、可変周波発振手段の動作環境の変動に起因する発振周波数の変位と、その変位の値の内、制御手段13が間接周波数合成方式の下で抑圧できる上限の値以下の閾値との差分を求め、その差分を2つの周波数の他方としてその可変周波発振手段に与える周波数変位補正手段15とを備えて構成される。

請求項 1 ～ 4 に記載の発明に対応した原理ブロック図



1

【特許請求の範囲】

【請求項1】 入力される2つの周波数の和に亘って発振周波数を可変し、その発振周波数の信号を生成する可変周波発振手段と、

間接周波数合成方式の下で前記発振周波数の基準となる基準周波数を与える基準信号と、前記可変周波発振手段によって生成された信号との位相差に適応した周波数を求め、その周波数を前記2つの周波数の一方として前記可変周波発振手段に与える制御手段と、

前記可変周波発振手段の動作環境の変動に起因して生じる前記発振周波数の変位と、その変位の値の内、前記制御手段が前記間接周波数合成方式の下で抑圧できる上限の値以下の閾値との差分を求め、その差分を前記2つの周波数の他方としてその可変周波発振手段に与える周波数補正手段とを備えたことを特徴とする周波数シンセサイザ。

【請求項2】 請求項1に記載の周波数シンセサイザにおいて、

周波数補正手段と可変周波発振手段との段間に配置され、2つの周波数の他方の変動分の内、急峻な成分を抑圧する濾波手段と、

前記2つの周波数の一方が制御手段の主導の下で変更されるか否かの判別を行う切り替え判別手段と、

前記切り替え判別手段によって行われた判別の結果が真であるときに、予め決められた期間に亘って前記濾波手段を無効化する無効化手段とを備えたことを特徴とする周波数シンセサイザ。

【請求項3】 請求項1に記載の周波数シンセサイザにおいて、

前記2つの周波数の一方が制御手段の主導の下で変更されるか否かの判別を行う切り替え判別手段と、

前記切り替え判別手段によって行われた判別の結果が真であるときに、予め決められた期間に亘って周波数補正手段を無効化する無効化手段とを備えたことを特徴とする周波数シンセサイザ。

【請求項4】 請求項1に記載の周波数シンセサイザにおいて、

周波数補正手段と可変周波発振手段との段間に配置され、2つの周波数の他方の変動分の内、急峻な成分を抑圧する濾波手段を備えたことを特徴とする周波数シンセサイザ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、基準周波数に対して間接方式の周波数合成処理を施すことにより所望の周波数の信号を生成する周波数シンセサイザに関する。

【0002】

【従来の技術】近年、種々の周波数の信号を生成する多くの電子機器には、位相ロックループ(PLL)を実現する安価な集積回路が搭載され、その集積回路が出力す

2

る位相誤差を操作量として目的の周波数の信号を生成する間接方式の周波数シンセサイザが採用されている。

【0003】図4は、従来の周波数シンセサイザの構成例を示す図である。図において、位相比較器81の一方の入力には周波数が基準値 f_r である基準信号が与えられ、その出力は低域フィルタ82を介して電圧制御発振器83の第一の制御入力に接続される。電圧制御発振器83の出力は外部に所望の周波数 f_o の出力信号を与え、かつ予め分周比 m が設定された可変分周器84を介して位相比較器81の他方の入力に接続される。

【0004】このような構成の周波数シンセサイザでは、電圧制御発振器83から出力される出力信号(ここでは、簡単のため、周波数が f_o' であると仮定する。)は可変分周器84によって m 分周され、位相比較器81はその分周の下で得られた周波数(f_o'/m)の信号と上述した基準信号との位相差に比例した瞬時値をとる位相差信号を生成する。

【0005】低域フィルタ82は、その位相差信号の成分の内、高調波成分や雑音成分を周波数領域で抑圧することにより、出力信号の周波数 f_o' と基準値 f_r との周波数の差を示す電圧の誤差信号を生成する。電圧制御発振器83は、その誤差信号の瞬時値(以下、「制御電圧」という。)に応じて発振周波数を可変することにより、

$$f_o = m f_r$$

の式で示される周波数 f_o の出力信号を生成する。

【0006】また、このような周波数シンセサイザについては、適用される機器の性能や仕様によっては、上述した基準値 f_r や分周比 m の可変幅が大きく、かつ電圧制御発振器83の特性のバラツキがあるために、可変分周器84、位相比較器81および低域フィルタ82からなる位相ロックループのロック状態が解除されて復旧しない状態(以下、「ロック外れ」という。)を回避することが要求される。

【0007】このような機器では、得られるべき発振周波数の帯域が数メガヘルツ程度の複数の帯域に分割され、かつ図4に示すように、2つの制御電圧の入力端子を有する電圧制御発振器83aが電圧制御発振器83に代えて備えられると共に、同図に点線で示すように、これらの入力端子の内、低域フィルタ82の出力に接続されないものに、所望の帯域の中心に個別に対応して予め設定されたシフト電圧が適宜切り替えられて印加される構成も多く適用されている。

【0008】このような構成の従来例では、誤差電圧に対する発振周波数の変化率が高いことに起因して生じるCN比の劣化が抑圧され、かつ所望の広帯域に亘って所望の周波数の出力信号が安定に生成される。

【0009】

【発明が解決しようとする課題】しかし、上述した従来例では、例えば、電圧制御発振器83の動作中に温度が

3

急激に変化したときには、誤差信号の瞬時値（制御電圧）が大幅に変化して電圧制御発振器 83 が応答可能な範囲（図 5）を超えた値となり、上述した「ロック外れ」が生じる可能性があった。

【0010】また、電圧制御発振器 83 に与えられる制御電圧については、一般に、その制御電圧に対して発振周波数を示す特性や温度に応じたその特性の変化を示す温度特性にバラツキがあるために、出荷や保守に際して図 5 に示すように可変範囲の中心に設定されても、上述したロック外れは確実に回避されなかった。本発明は、動作温度の急変や発振周波数の大幅や切り替えに柔軟かつ安定に追従し、かつロック外れの発生を確度高く回避する周波数シンセサイザを提供することを目的とする。

【0011】

【課題を解決するための手段】図 1 は、請求項 1～4 に記載の発明の原理ブロック図である。請求項 1 に記載の発明は、入力される 2 つの周波数の和に亘って発振周波数を可変し、その発振周波数の信号を生成する可変周波発振手段 11 と、間接周波数合成方式の下で発振周波数の基準となる基準周波数を与える基準信号と、可変周波発振手段 11 によって生成された信号との位相差に適応した周波数を求め、その周波数を 2 つの周波数の一方として可変周波発振手段に与える制御手段 13 と、可変周波発振手段 11 の動作環境の変動に起因して生じる発振周波数の変位と、その変位の値の内、制御手段 13 が間接周波数合成方式の下で抑圧できる上限の値以下の閾値との差分を求め、その差分を 2 つの周波数の他方としてその可変周波発振手段に与える周波数補正手段 15 とを備えたことを特徴とする。

【0012】請求項 2 に記載の発明は、請求項 1 に記載の周波数シンセサイザにおいて、周波数補正手段 15 と可変周波発振手段 11 との段間に配置され、2 つの周波数の他方の変動分の内、急峻な成分を抑圧する濾波手段 21 と、2 つの周波数の一方が制御手段 13 の主導の下で変更されるか否かの判別を行う切り替え判別手段 23 と、切り替え判別手段 23 によって行われた判別の結果が真であるときに、予め決められた期間に亘って濾波手段 21 を無効化する無効化手段 25 とを備えたことを特徴とする。

【0013】請求項 3 に記載の発明は、請求項 1 に記載の周波数シンセサイザにおいて、2 つの周波数の一方が制御手段 13 の主導の下で変更されるか否かの判別を行う切り替え判別手段 23 と、切り替え判別手段 23 によって行われた判別の結果が真であるときに、予め決められた期間に亘って周波数補正手段 15 を無効化する無効化手段 31 とを備えたことを特徴とする。

【0014】請求項 4 に記載の発明は、請求項 1 に記載の周波数シンセサイザにおいて、周波数補正手段 15 と可変周波発振手段 11 との段間に配置され、2 つの周波

4

数の他方の変動分の内、急峻な成分を抑圧する濾波手段 40 を備えたことを特徴とする。請求項 1 に記載の発明にかかわる周波数シンセサイザでは、制御手段 13 は発振周波数の基準となる基準周波数を与える基準信号と、可変周波発振手段 11 が生成する信号との位相差に適応した周波数を間接周波数合成方式の下で求め、可変周波発振手段 11 はその周波数に亘って発振周波数を可変することによりこのような発振周波数の信号を生成する。

【0015】しかし、動作環境の変動に起因して可変周波発振手段 11 の発振周波数が急激にかつ大幅に変化した場合には、周波数変位補正手段 15 は、その発振周波数の変位と、その変位の値の内、制御手段 13 が上述した間接周波数合成方式の下で抑圧可能な上限の値以下の閾値との差分をその可変周波発振手段 11 に与える。可変周波発振手段 11 は、このような差分に等しいに等しい周波数に亘って発振周波数を可変する。

【0016】したがって、上述した動作環境の変動に起因する可変周波発振手段 11 の発振周波数の急峻な変動分は、その動作環境の変動の態様に柔軟に適応しつつ確度高く吸収される。請求項 2 に記載の発明にかかわる周波数シンセサイザでは、請求項 1 に記載の周波数シンセサイザにおいて、濾波手段 21 は、周波数補正手段 15 が可変周波発振手段 11 に与える周波数の変動分の内、急峻な成分を抑圧する。したがって、その周波数の伝達経路や周波数補正手段 15 において電磁的に重畳された雑音の成分の内、高い周波数成分に起因して生じる発振周波数の誤差は、抑圧される。

【0017】また、切り替え判別手段 23 は制御手段 13 によって可変周波発振手段 11 に与えられる周波数がその制御手段 13 の主導の下で変更されるか否かを判別し、無効化手段 25 はその判別の結果が真であるときに、予め決められた期間に亘って濾波手段 21 を無効化する。したがって、制御手段 13 が主導的に行う正常な切り替えに応じて可変周波発振手段 11 の発振周波数が更新される場合には、濾波手段 21 の過渡応答特性に起因した発振周波数の収束の遅れが圧縮あるいは回避され、かつ反対にその発振周波数がほぼ定常値に保たれている場合には、その濾波手段 21 によって発振周波数の安定化がはかられる。

【0018】請求項 3 に記載の発明にかかわる周波数シンセサイザでは、切り替え判別手段 23 は、制御手段 13 によって可変周波発振手段 11 に与えられる周波数の更新がその制御手段 13 の主導の下で行われているか否かの判別を行う。無効手段 31 は、その判別の結果が真であるときに、予め決められた期間に亘って周波数補正手段 15 を無効化する。

【0019】すなわち、可変周波発振手段 11 の動作環境が急激に変化したためではなく、制御手段 13 が行う正常な切り替えに応じてその可変周波発振手段 11 に与えられる周波数が変動した場合には、周波数変位補正手

段 15 は発振周波数の更新に関与しない。したがって、可変周波発振手段 11 は制御手段 13 から直接与えられる周波数変位のみに応じて間接方式による周波数合成を行い、上述した関与に起因するロックアップタイムの増加が回避される。

【0020】請求項 4 に記載の発明にかかわる周波数シンセサイザでは、濾波手段 40 は、周波数変位補正手段 15 が可変周波発振手段 11 に与える周波数の成分の内、急峻な成分を抑圧する。

【0021】すなわち、濾波手段 40 は、制御手段 13 10 が行う正常な切り替えに応じてその可変周波発振手段 11 に与えられる周波数が変動した場合における周波数補正手段 15 の関与を緩和する。したがって、可変周波発振手段 11 は制御手段 13 から直接与えられる周波数のみに応じて間接方式による周波数合成を行い、上述した関与に起因するロックアップタイムの増加が回避される。

【0022】

【発明の実施の形態】以下、図面に基づいて本発明の実施形態について詳細に説明する。図 2 は、請求項 1~3 20 に記載の発明に対応した実施形態を示す図である。図において、図 4 に示すものと機能および構成が同じものについては、同じ符号を付与して示し、ここではその説明を省略する。

【0023】本実施形態と図 4 に示す従来例との構成の相違点は、低域フィルタ 82 の出力が電圧制御発振器 83 a の一方の制御入力に併せて差動増幅器 41 の一方の入力に接続され、その差動増幅器 41 の出力が加算増幅器 42 を介して電圧制御発振器 83 a の他方の制御入力に接続されると共に、差動増幅器 41 の他方の入力には基準電圧 V_F が与えられ、シフト電圧が加算増幅器 42 30 の加算入力に接続された点にある。

【0024】本実施形態と図 1 に示すブロック図との対応関係については、電圧制御発振器 83 a は可変周波発振手段 11 に対応し、可変分周器 84、位相比較器 81 および低域フィルタ 82 は制御手段 13 に対応し、差動増幅器 41 および加算増幅器 42 は周波数補正手段 15 に対応する。以下、請求項 1 に記載の発明に対応した実施形態の動作を説明する。動作温度や電源電圧の急峻な変化に起因して電圧制御発振器 83 a の発振周波数が大幅に変化した場合には、誤差信号の瞬時値は、一般に、大幅にかつ急峻に変化する。

【0025】また、基準電圧 V_F は、このようにして誤差信号の瞬時値が変化する場合に対して、差動増幅器 41 および加算増幅器 42 が電圧制御発振器 83 a に後述する制御電圧を与えることができる値に予め設定される。差動増幅器 41 は、このような瞬時値の大幅かつ急峻な変化が生じた場合には、その瞬時値と基準電圧 V_F との差分をとることにより補正信号を生成し、その補正信号を加算増幅器 42 を介して電圧制御発振器 83 a に

与える。

【0026】電圧制御発振器 83 a はその補正信号の瞬時値として与えられる制御電圧に応じて速やかに発振周波数を可変するので、その発振周波数に応じて低域フィルタ 82 の出力に得られる誤差電圧はこのような発振周波数の変化に応じて高速に小さな値に収束する。なお、電圧制御発振器 83 a が低域フィルタ 82 の出力から直接与えられる誤差電圧に応じて発振周波数を可変する動作については、従来例と同様であるから、ここではその説明を省略する。

【0027】このように本実施形態によれば、発振周波数が大幅に変化した場合には、低域フィルタ 82 の出力から差動増幅器 41 および加算増幅器 42 を介して電圧制御発振器 83 a の第二の制御入力に至る副位相ロックループによって、その電圧制御発振器 83 a の発振周波数の定常値に対する収束が高速に達成される。したがって、電圧制御発振器 83 a の特性やその電圧制御発振器 83 a に与えられる制御電圧の基準値に、例えば、回路を構成する素子の特性や手動による調整に起因するバラツキがある場合においても、ロック外れからの脱却が短 40 期間に確度高くはかられる。

【0028】なお、上述した実施形態では、動作温度や電源電圧が急峻にかつ大幅に変化した場合のみににおける各部の動作が示されているが、本発明はこのような場合に限定されず、例えば、基準信号の周波数 f_r や分周比 m の設定値が大幅に変更された場合にも同様に各部が動作する場合には、ロックアップタイムの短縮がはかられる。

【0029】以下、図 2 を参照して請求項 2 に記載の発明に対応した実施形態について説明する。本実施形態と請求項 1 に記載の発明に対応した実施形態との構成の相違点は、加算増幅器 42 の出力と電圧制御発振器 83 a の他方の制御入力との段間に、並列に低域フィルタ 51 とスイッチ 52 とが配置された点にある。

【0030】なお、本実施形態と図 1 に示すブロック図との対応関係については、低域フィルタ 51 は濾波手段 21 に対応し、図示されない制御回路は切り替え判別手段 23 に対応し、スイッチ 52 は無効化手段 25 に対応することを除いて、請求項 1 に記載の発明に対応した実施形態と同様である。以下、本実施形態の動作を説明する。

【0031】スイッチ 52 の接点は、基準信号の周波数 f_r と分周比 m との設定値の何れか一方または双方が変化した場合に、上述した制御回路が行う制御の下で一次的に閉設定される。このような状態では、差動増幅器 41 の出力から加算増幅器 42 を介して与えられる補正信号は、周波数領域において何ら抑圧されることなく、直接電圧制御発振器 83 a の他方の制御入力に与えられる。したがって、電圧制御発振器 83 a の発振周波数は、請求項 1 に記載の発明に対応した実施形態と同様に

7

して急速に定常値に収束する。

【0032】しかし、上述した制御回路は、基準信号の周波数 f_r と分周比 m との設定値の変化が生じた時点を経過すると、スイッチ 52 の接点を開設する。このような状態では、低域フィルタ 51 は、上述した補正信号の内、予め設定された通過域の成分のみを電圧制御発振器 83a の他方の制御入力に与えるので、副位相ロックループにおいて電磁的に重畳された雑音と、位相ロックループの伝達特性の下で電圧制御発振器 83a に生じる発振周波数の変動分と、加算増幅器 42 に与えられるシフト電圧に重畳された雑音とに起因する CN 比の劣化が抑圧される。

【0033】以下、図 2 を参照して請求項 3 に記載の発明に対応した実施形態について説明する。本実施形態と請求項 1 に記載の発明との構成の相違点は、差動増幅器 41 と加算増幅器 42 との段間にスイッチ 61 が配置された点にある。なお、本実施形態と図 1 に示すブロック図との対応関係については、スイッチ 61 は無効化手段 31 に対応することを除いて、請求項 1 に記載の発明に対応した実施形態と同様である。

【0034】以下、本実施例の動作を説明する。スイッチ 61 は、基準信号の周波数 f_r と分周比 m との設定値が一定に保たれている状態では、図示されない制御回路が行う制御の下で閉設定される。したがって、このような状態では、副位相ロックループは、請求項 1 に記載の発明に対応した実施形態と同様にして電圧制御発振器 83a に制御電圧を供給し、動作温度や電源電圧の変動に起因した発振周波数の変動分を圧縮する。

【0035】しかし、基準信号の周波数 f_r と分周比 m との設定値の何れか一方または双方が変更された場合には、上述した制御回路は、その変更がなされた時点を経過とし、かつ位相ロックループを介して行われる電圧制御発振器 83a の発振周波数の引き込みが完了したと見なし得る時点に至る期間に限って、スイッチ 61 の接点を開設する。

【0036】このような期間には、加算増幅器 42 を介して電圧制御発振器 83a の他方の制御入力に与えられる制御電圧の更新が実効的に行われないので、その電圧制御発振器 83a の発振周波数は、従来例と同様にして単一の位相ロックループを介して制御され、上述した周波数 f_r と分周比 m とに適応した所望の値に収束する。

【0037】このように本実施形態によれば、動作温度や電源電圧の変動以外の正規の要因に応じて発振周波数の切り替えが行われる過程では、副位相ロックループの動作が規制されるので、その副位相ロックループのループ利得や電圧制御発振器 83a の他方の制御入力に対する応答性が高い場合においても、請求項 1 に記載の発明が確実に適用可能となる。

【0038】図 3 は、請求項 4 に記載の発明に対応して

8

実施形態を示す図である。図において、図 2 に示すものと機能および構成が同じものについては、同じ符号を付与して示し、ここではその説明を省略する。本実施形態と請求項 3 に記載の発明に対応した実施形態との構成の相違点は、スイッチ 61 に代えて低域フィルタ 71 が備えられた点にある。

【0039】なお、本実施形態と図 1 に示すブロック図との対応関係については、低域フィルタ 71 が濾波手段 40 に対応することを除いて、請求項 1 に記載の発明に対応した実施形態と同様である。以下、本実施形態の動作を説明する。差動増幅器 41 の出力端の電位は基準信号の周波数 f_r と分周比 m との設定値の何れか一方または双方の変更に依りて変化するが、低域フィルタ 71 は、このような電位の変動分の内、高域の成分（急峻な変動分）を抑圧する。

【0040】したがって、電圧制御発振器 83a の他方の制御入力に加算増幅器 42 を介して与えられる制御電圧の急峻な変化が抑圧されるので、その副位相ロックループのループ利得や電圧制御発振器 83a の第二の制御入力に対する応答性が高い場合においても、請求項 3 に記載の発明と同様にして請求項 1 に記載の発明の適用が可能となる。

【0041】なお、請求項 3、4 に記載の発明に対応した実施形態では、スイッチ 61 や低域フィルタ 71 が差動増幅器 41 の後段に配置されているが、このようなスイッチ 61 および低域フィルタ 71 については、差動増幅器 41 の前段や加算増幅器 42 の後段に配置されてもよい。

【0042】また、上述した各実施形態では、加算増幅器 42 を介して印加されるシフト電圧に応じた電圧制御発振器 83a の動作については、何ら記述されていないが、そのシフト電圧が加算増幅器 42 を介してその電圧制御発振器 83a に与えられる点を除いて図 4 に点線で示す従来例と同じであるから、ここではその説明を省略する。

【0043】さらに、上述した各実施形態では、位相ロックループ、副位相ロックループの利得については、何ら記述されていないが、本発明が適用されるべき機器の性能や仕様に適応した値であれば、如何なる値に設定されてもよい。また、上述した各実施形態では、電圧制御発振器 83a の構成については、何ら示されていないが、2つの制御電圧の和（差）に適応した発振周波数が確実にえられるならば、例えば、これらの制御電圧によって個別に駆動される可変容量ダイオードが搭載されたり、搭載された可変容量ダイオードの両端にこれらの制御電圧が個別に印加される構成であってもよく、さらに、発振周波数の可変を実現する回路の方式についても如何なるものであってもよい。

【0044】

【発明の効果】 上述したように請求項 1 に記載の発明で

は、動作環境の変動に起因した発振周波数の急激な変動分がその変動の態様に柔軟に適應して確度高く吸収される。また、請求項 2 に記載の発明では、発振周波数がほぼ定常値に保たれているときには発振周波数の安定化がはかられ、かつ正常な発振周波数の切り替えが行われるときにはその安定化に付随する発振周波数の収束の遅れが圧縮あるいは回避される。


【0045】請求項 3、4 に記載の発明では、発振周波数の正常な切り替えに応じて可変周波発振手段が与える周波数変位が変動した場合に、発振周波数の更新に周波数補正手段が関与することに起因して生じ得るロックアップタイムの増加が回避される。したがって、本発明が適用された電子機器では、性能および信頼性が高められる。

【図面の簡単な説明】

【図 1】請求項 1 ～ 4 に記載の発明に対応した原理ブロック図である。

【図 2】請求項 1 ～ 3 に記載の発明に対応した実施形態を示す図である。

【図 1】



【図 3】請求項 4 に記載の発明に対応した実施形態を示す図である。


【図 4】従来の周波数シンセサイザの構成例を示す図である。

【図 5】電圧制御発振器の特性の一例を示す図である

【符号の説明】


可変周波発振手段 11
 制御手段 13
 周波数補正手段 15
 濾波手段 21, 40
 切り替え判別手段 23
 無効化手段 25, 31
 差動増幅器 41
 加算増幅器 42
 低域フィルタ 51, 71, 82
 スイッチ 52, 61
 位相比較器 81
 電圧制御発振器 83, 83a
 可変分周器 84

【図 5】




【図2】

請求項1～3に記載の発明に対応した実施形態を示す図



【図3】

請求項4に記載の発明に対応した実施形態を示す図



【図4】

従来の周波数シンセサイザの構成例を示す図

